在年度AMD Advancing AI大会上，AMD董事长兼CEO苏姿丰连发多项重磅产品：全球首款2nm GPU Instinct MI455X、号称最强智能体CPU的Venice系列，以及机架级AI基础设施Helios。MI455X基于CDNA 5架构，拥有3200亿晶体管、432GB HBM4显存，FP4峰值算力达40PFLOPS；Helios机架集成72颗MI455X GPU和18颗Venice CPU，可提供2.9EFLOPS FP4算力，OpenAI、Meta、Anthropic等头部客户已选用该参考设计。
这一发布标志着AI算力竞争正式从单卡性能比拼进入机架级系统对抗阶段。过去两年，全球每月Token消耗量暴涨158倍，企业AI应用从单点试点走向多业务、多场景协同，对算力基础设施的要求已从单卡算力密度转向系统级吞吐、显存统一和跨节点调度能力。AMD此次用Helios正面挑战英伟达Vera Rubin NVL72，在AI算力、HBM容量和横向扩展带宽上均宣称领先，正是对这一趋势的直接回应。
从技术路线看，MI455X的核心创新在于Chiplet架构与3D堆叠封装的深度结合。计算Chiplet采用台积电2nm工艺，L2缓存被移到FCD裸片并通过全局共享实现跨Chiplet一致性，HBM4位于Infinity Fabric另一侧，GPU可通过双NUMA模式灵活划分资源。这种设计让单颗GPU既能作为统一资源池运行，也能拆分为多个独立逻辑单元，为虚拟化多租户和异构任务调度提供了硬件级支撑。
值得关注的是，AMD同步发布的Venice CPU将服务器CPU重新拉回AI基础设施的核心位置。Venice是首款2nm服务器CPU，最高256核512线程，支持PCIe 6.0，在智能体CPU沙箱场景中每瓦可承载的智能体数量是英伟达Vera的2倍。随着AI产业重心从训练转向推理，CPU在系统编排、智能体调度和Token路由中的作用日益关键，CPU与GPU的协同效率正在成为影响整体算力利用率的核心变量。
星战科技在构建GPU算力平台时，同样面对异构资源管理和算力调度的核心挑战。企业客户的算力环境往往是多代际、多品牌芯片混合部署，如何在不增加运维复杂度的前提下实现算力的统一调度和弹性分配，是算力平台能否真正落地的关键。星战科技通过算力调度引擎支持异构资源的统一纳管和动态分配，让企业能够灵活组合不同芯片资源，根据任务负载自动匹配最优算力方案，避免被单一芯片的算力瓶颈或成本结构所限制。
对于企业用户而言，AI算力竞争的焦点正在从谁有最多GPU转向谁能最高效地把GPU变成可调度、可治理、可运营的Token生产力。无论是AMD的Helios还是英伟达的Vera Rubin，最终都要回答同一个问题：如何让企业客户在混合算力环境中实现成本最优、效率最高的AI推理服务。